A NYÁK tervezése és elrendezése egy elektromos kapcsolási rajz fizikai táblává történő fordításának folyamata – alkatrészek elhelyezése, réznyomok irányítása, rétegfelépítések meghatározása és gyártási fájlok elkészítése. Ennek a fordításnak a minősége határozza meg, hogy egy tábla az első összeállításon működik-e, vagy heteket tölt el hibakeresési ciklusokkal. A rossz elrendezési döntések – nem megfelelő távolságok, rossz nyomkövetési impedanciák, ellenőrizetlen visszatérési utak – olyan hibákat okoznak, amelyeket semmilyen komponensválasztás nem tud kijavítani.
A strukturált elrendezési sorrend megakadályozza a legtöbb ilyen problémát. A szabványos munkafolyamat a következő: tábla vázlatának és rétegfelhalmozásának meghatározása → a nagy sebességű és teljesítménykomponensek elhelyezése először → a kritikus hálózatok (óra, differenciálpárok, teljesítménysíkok) útvonala → másodlagos jelnyomok útvonala → tervezési szabályellenőrzések (DRC) futtatása → Gerber- és fúrófájlok létrehozása. Az utómunkálatok egyetlen leggyakoribb oka az egyenes útválasztáshoz való ugrás az elhelyezés befejezése nélkül.
A 100 MHz feletti jeleket hordozó kártyák esetén a szabályozott impedancia nyomok nem tárgyalhatók. A szabványos 4 rétegű halmozás - jel / föld / táp / jel - szilárd referenciasíkot biztosít az összes útválasztási réteg alatt, megjósolhatóan tartva a nyomkövetési impedanciát. Cél 50 Ω az egyvégű nyomkövetéshez és 100 Ω differenciál a legtöbb digitális interfészhez (USB, HDMI, PCIe). Az FR-4 50 Ω-os mikroszalagjának nyomszélessége 0,2 mm-es dielektrikummal körülbelül 0,38 mm – de mindig erősítse meg a gyártó kötegadataival, mivel a dielektromos vastagság és a Dk (dielektromos állandó) a szállítóktól függően eltérő.
Az elhelyezés növeli az útválasztás hatékonyságát és a jel integritását. Főbb szabályok, amelyek csökkentik az elrendezés iterációit:
A megfelelő nyomtatott áramkör-tervező szoftver a csapat méretétől, a kártya összetettségétől és a költségvetéstől függ. Minden modern EDA-eszköznek közös a munkafolyamata – sematikus rögzítés → hálózati lista → NYÁK-elrendezés → DRC → gyártási kimenet –, de lényegesen különböznek az útválasztási képességben, a könyvtár minőségében, az együttműködési funkciókban és a szimulációs integrációban.
| Szoftver | Cél felhasználó | Max Layers | Szimuláció | Költség |
|---|---|---|---|---|
| Altium tervező | Profi csapatok | 32 | SI, PI, termikus | $$$$ |
| KiCad | Készítők, startupok | 32 | Alap SPICE | Ingyenes |
| Eagle (Fusion 360) | Hobbisták, kis csapatok | 16 | Korlátozott | Ingyenes–$$ |
| OrCAD / Cadence | Vállalati / repülés | 40 | Teljes SI/PI csomag | $$$$ |
| EasyEDA / LCEDA | Prototípus, felhő-első | 16 | Egyik sem | Ingyenes–$ |
Professzionális hardvercsapatok számára, Altium tervező továbbra is az iparág etalonja a nagy sűrűségű, nagy sebességű kártyatervezésben – interaktív útválasztója, differenciálpár-kezelése és natív 3D MCAD-integrációja indokolja az összetett projektek költségeit. KiCad 7 jelentősen csökkentette a rést a 4–8 rétegű táblák esetében, és most ez az alapértelmezett a nyílt forráskódú hardvereknél. A felhőalapú együttműködést és a közvetlen fabintegrációt előnyben részesítő csapatok egyre gyakrabban használják a JLCPCB-vel párosított EasyEDA-t a 72 óra alatti gyors prototípus-készítési ciklusokhoz.
A PCB sematikus diagramja egy elektronikus áramkör logikai ábrázolása – meghatároz minden alkatrészt, minden elektromos csatlakozást és minden referencia jelölést, de nem tartalmaz fizikai elhelyezési információkat. A kapcsolási rajz az áramkörtervező és a tervező közötti szerződés: a kapcsolási rajzon minden hálót helyesen kell megvalósítani rézben a táblán, nem szándékos csatlakozások és hiányzók nélkül.
A nyomtatott áramköri kártya kapcsolási rajza a szabványos konvenciókat követi, amelyek a csapatok és szoftverplatformok között olvashatóvá teszik:
Az elektromos szabályok ellenőrzése (ERC) a sematikus eszközben a legtöbb vezetékezési hibát még azelőtt észleli, hogy a terv elérné az elrendezést – nem csatlakoztatott érintkezők, több forrás által hajtott érintkezők, tápellátási ütközések. A netlista exportálása előtt az ERC-t nullára kell futtatni; az elrendezés nem javíthat sematikus hibát.
A betéten lévő PCB átmenő átmenő lyukat vagy vakátmenetet közvetlenül az alkatrész SMD land padján helyez el, ahelyett, hogy egy rövid nyomot vezetne a padtól a közeli átmenőhöz. Ezt a technikát elsősorban a finom osztású BGA-k (ball grid array csomagok), QFN-ek és más olyan komponensek esetén használják, ahol a párnák közötti távolság túl szűk ahhoz, hogy a menekülési nyomot a pad mellett irányítsa.
Ha egy rövid kutyaláb-nyomot BGA-padról a via-ra vezetünk, akkor induktivitás lép fel, és olyan csonkot hozhat létre, amely visszaveri a magas frekvenciájú jeleket. Via in pad teljesen megszünteti ezt a nyomot, a parazita induktivitás csökkentése 30-50%-kal 0,5 mm-es kutyaláb menekülési nyomhoz képest. A 8 GT/s felett futó DDR5, PCIe Gen 4/5 és 10GbE interfészek esetében ez a különbség a szemdiagram margójában mérhető.
A beépített átmenet lehetővé teszi a szorosabb BGA menekülési útvonalat is – a 0,65 mm-es osztású BGA-nak csak ~0,25 mm van a betét szélei között, amely nem tud elhelyezni szabványos átmenőt a betét mellett anélkül, hogy megsértené a minimális gyűrűs gyűrűre és a hézagokra vonatkozó szabályokat. A via in pad az egyetlen életképes menekülési stratégia a 0,5 mm-nél kisebb osztású csomagoknál.
Via in pad speciális gyártási kezelést igényel, amely növeli a költségeket. Az átmenő hordónak lennie kell vezetőképes vagy nem vezető epoxival töltve és kupakkal ellátva (bevonva) forrasztómaszk alkalmazása előtt. Töltés nélkül a forrasztás az átfolyó hengeren átfolyik az újrafolyás során, éhezteti a kötést, és időszakos érintkezést vagy gázkibocsátást okozó üregeket okoz. Adja meg kifejezetten a „töltősapkalemezen keresztül” kifejezést a remek megjegyzésekben – ez nem egy alapértelmezett folyamat. 15–25%-os gyártási költségprémiummal kell számolni a via-in-pad kártyák esetében a szabványos átmenetekhez képest.
A PCB termikus hotspot térképe egy vizuális hőeloszlási elemzés – amelyet vagy a gyártás előtti szimulációval vagy infravörös (IR) kamerás méréssel hoznak létre élő kártyán –, amely megmutatja, hogy a PCB mely területei haladják meg a biztonságos üzemi hőmérsékletet. A hotspotok az alkatrészek felgyorsult öregedését, a forrasztási kötések kifáradását és az energiagazdálkodási IC-k, MOSFET-ek és lineáris szabályozók közvetlen hőleállását okozzák.
A modern PCB tervezőszoftver hőszimulációval (Ansys Icepak, Cadence Celsius, az Altium integrált hőmegoldója) hotspot-térképeket generál azáltal, hogy minden egyes komponensre teljesítménydisszipációs értékeket alkalmaz, és az egész fórumon megoldja a hővezetési egyenletet. A szükséges bemenetek közé tartozik a théta-JB komponens (csatlakozás a táblához hőellenállás), a rézöntési lefedettség, a sűrűség, valamint a környezeti hőmérséklet és a légáramlási feltételek. Az 5 W/cm²-nél nagyobb teljesítménysűrűségű táblák szinte mindig szimulációt igényelnek az első építés előtt – a hőkezelési problémák utólagos feldolgozása drága, és néha lehetetlen tábla újrapörgetése nélkül.
Beépített kártyák esetén egy FLIR vagy hasonló középhullámú IR kamera 320 × 240-es vagy jobb felbontással képes feloldani a hotspotokat egészen az egyes QFN-padokig, ha megfelelő munkatávolságról működtetik. Futtassa a táblát teljes névleges terheléssel legalább 10 percig, mielőtt hőképeket készítene – a felületi hőmérsékletnek több percbe telik, amíg eléri az állandósult állapotot, a korai leolvasások pedig alábecsülik a csomóponti csúcshőmérsékletet. Bármilyen feletti felületi hőmérséklet 85°C normál környezeti feltételek mellett vizsgálatot indokol; sok fogyasztói minőségű alkatrész 85°C-os házhőmérsékletre van besorolva, ami azt jelenti, hogy a belső csatlakozási hőmérséklet már a határérték közelében vagy felett van.
A hotspotok azonosítása után az elrendezési szintű korrekciók jelentik a leghatékonyabb megoldást:
A nyomtatott áramköri lapok hatékony elhárításának ismerete elválasztja azokat a mérnököket, akik órák alatt lezárják a hibakeresési hurkokat azoktól, akik napokig véletlenszerűen cserélnek komponenseket. A kulcs a strukturált elkülönítési módszer követése a találgatás helyett – a legtöbb PCB hiba egyetlen funkcionális blokkra lokalizálódik, és a szisztematikus mérés gyorsan leszűkíti a hibatartományt.
Mielőtt áram alá helyez egy új vagy gyanús táblát, ellenőrizze vizuálisan és multiméterrel. Ellenőrizze, hogy vannak-e forrasztóhidak a finom osztású IC-ken (a 10-szeres nagyító vagy a 40-szeres digitális mikroszkóp szabad szemmel láthatatlan hidakat tár fel), ellenőrizze a polaritásérzékeny alkatrészeket (elektrolitsapkák, diódák, aszimmetrikus kivezetésű IC-k), és mérje meg az ellenállást a táp- és a földelő sínek között. A 10 Ω alatti ellenállás a fő tápsínen a bekapcsolás előtt rövidzárlatot jelez — a rövidre zárt kártya feszültség alá helyezése a nyomok megégését és az alkatrészek tönkremenetelét okozhatja.
Sorozatban hozza létre a tápsíneket, kezdve a fő bemenettel, és végighaladva az egyes szabályozókimeneteken. Ellenőrizze a feszültséget a szabályozó kimenetén, majd az IC táp érintkezőjén – a két pont közötti feszültségesés nyomellenállást vagy rossz bevonatú átmenetet jelez. Oszcilloszkóppal ellenőrizze az egyes sínek hullámosságát (AC csatolás, 20 MHz-es sávszélesség-korlát); hullámzás meghaladja 50 mV csúcstól csúcsig digitális tápon logikai hibákat okozhat, amelyek utánozzák a firmware hibákat.
Oszd fel a kártyát funkcionális blokkra – tápellátás, MCU, kommunikáció, perifériák –, és lehetőség szerint mindegyiket elkülönítve teszteld. Ha az MCU nem indul el, először győződjön meg arról, hogy a kristályoszcillátor működik (mérje meg az XTAL érintkezőt egy távcsővel; a lapos jel azt jelenti, hogy nincs oszcilláció), majd ellenőrizze, hogy a reset érintkező megfelelően kiold-e, majd ellenőrizze az SWD/JTAG hibakereső interfészt. A buszon található logikai elemző segít megkülönböztetni a firmware-problémákat és a hardverhibákat – ha érvényes SPI-óra- és MOSI-jelek jelennek meg, de a MISO néma, a hiba az MCU-tól lefelé található.